

2024 年 10 月高等教育自学考试全国统一命题考试

计算机系统原理试卷

(课程代码 13015)

一、单项选择题: 本大题共 10 小题, 每小题 1 分, 共 10 分。

1. 下列数中最大的数是(C)

A. $(98)_{16}$

B. $(227)_8$

C. $(10011001)_2$

D. $(152)_{10}$

2. 冯·诺依曼计算机工作方式的基本特点是(B)

A. 多指令流单数据流

B. 存储程序工作方式

C. 堆栈操作

D. 存储器按内部选择地址

4. 下列关于浮点运算器的描述, 正确的是(A)

3. 运算器的核心部件是(D)

A. 数据总线

B. 通用寄存器

C. 多路开关

D. 算术逻辑运算单元

4. 下列关于浮点运算器的描述, 正确的是(A)

A. 浮点运算器可用阶码部件和尾数部件来实现

B. 阶码部件可实现加、减、乘、除四种运算

C. 阶码部件可进行阶码相加、相减和相乘操作

D. 尾数部件只进行乘法和除法运算

5. 指令系统中采用不同寻址方式的目的主要是(B)

A. 实现存储程序和程序控制

B. 缩短指令长度, 扩大寻址空间, 提高编程灵活性

C. 可以直接访问外存

D. 提供扩展操作码的可能并降低指令译码难度力

6. 从源程序变为可执行文件的第一个步骤是(D)

7. 在父进程中创建一个子进程, 用到的函数是(B)

A. 链接

B. 编译

C. 汇编

D. 预处理

7. 在父进程中创建一个子进程, 用到的函数是(B)

A. Main

B. fork

C. Execve

D. add

8. 属于易失性存储器的是(C)

A. ROM

B. 磁表面存储器

C. 主存储器

D. 光存储器

9. 与设备无关的 I/O 软件不含(C)

A. 缓存层

B. 文件系统

- C. 中断服务程序
D. 通用块设备 I/O 层
10. 普通文件的缓冲区属性为(A)
A. 全缓冲
B. 行缓冲
C. 列缓冲
D. 非缓冲

二、填空题: 本大题共 10 小题, 每小题 2 分, 共 20 分。

11. 指令所处理的非数值数据主要包括(字符)数据和(逻辑)数据。
12. 与机器语言相对应的符号化表示语言称为(汇编)语言。通常用容易记忆的英文单词或缩写表示指令操作码的含义, 用标号、变量名、寄存器名等表示操作数或其地址码, 这些英文单词或其缩写、标号、变量名等称为(助记符)。
13. 用来管理整个计算机系统的资源, 包括对它们进行(调度)、管理、监视和服务等的软件称为(操作系统)。
14. 浮点数加减运算过程中, 需要经过(对阶)、尾数加减、(规格化)和舍入 4 个步骤。
15. 在两个同号数相加时, 当相加得到的(和(或结果))超出了 n 位数可表示的范围时出现这种情况, 此时发生了(溢出)现象。
16. 链接器在将多个可重定位文件组合成一个(可执行文件)时, 主要完成(符号解析)和重定位两个任务。
17. 进程可以看成是(程序)的一次运行过程, 因而它具有(动态)的含义。
18. 层次结构存储系统可以在(速度)、(容量)和价格方面达到较好的综合指标。
19. 虚拟存储技术既解决了(编程空间)受限的问题, 又解决了多个程序共享(主存)带来的安全等问题。
20. 内核空间的 V0 软件由与设备无关的 I/O 软件、(设备驱动)程序和(中断服务)程序等三个部分组成。

三、名词解释题:本大题共 2 小题, 每小题 3 分, 共 6 分。

21. 主频:主频就是 CPU 主脉冲信号的时钟频率, 是 CPU 时钟周期的倒数。
22. 重定位:重新确定代码和数据的地址, 并更新指令中被引用符号地址的操作。

四、简答题:本大题共 4 小题, 每小题 6 分, 共 24 分。

23. 简述在递归深度较深时, 递归调用的时间开销和空间开销都会较大的原因。

答: 每个过程包含准备阶段和结束阶段, 并在栈中新增一个栈帧, (2 分)因而, 每增加一次过程调用, 就要增加许多条包含在准备阶段和结束阶段的额外指令, 并增加一个栈帧的空间, (2 分)当递归调用深度较深时, 这些额外指令的执行时间开销和栈帧的空间开销就会很大, 有些情况下甚至发生栈溢出。(2 分)

24. 简述计算机内部和外部需要进行数制转换的原因。

答: 计算机内部所有信息都采用二进制编码表示。(2 分)但在计算机外部, 大都采用八、十或十六进制表示形式。(2 分)因此, 计算机在数据输入后或输出前都必须实现这些进制数和二进制数之间的转换。(2 分)

25. 简述动态链接的共享性和动态性。

答:共享性是指共享库中的代码段在内存只有一个副本,当应用程序在其代码中需要引用共享库中的符号时,在引用处通过某种方式确定指向共享库中对应定义符号的地址即可;(3分)
动态性是指共享库只有使用它的程序被加载或执行时才加载到内存。(3分)

26. 简述中断控制 I/O 方式的基本思想。

答:当需要进行 I/O 操作时,首先启动外设进行第一个数据的 I/O 操作,然后阻塞请求 I/O 的用户进程,并调度其他进程到 CPU 上执行,期间外设在设备控制器的控制下工作。(2分)外设完成 I/O 操作后,向 CPU 发送一个中断请求信号,CPU 检测到该信号后,则进行上下文切换,调出相应的中断服务程序执行。(2分)中断服务程序将启动后续数据的 I/O 操作,然后返回到被打断的进程继续执行。(2分)

五、计算题:本大题共 2 小题,每小题 10 分,共 20 分。

27. 假定某程序 P 编译后生成的目标代码由 A、B、C、D 四类指令组成,它们在程序中所占的比例分别为 50%、20%、20%、10%,已知它们的 CPI 分别为 1, 2, 2, 2。现重新对程序 P 进行编译优化,生成的新目标代码中 A 类指令条数减少了 50%,其他类指令的条数没有变。请回答下列问题:

(1) 编译优化前后程序的 CPI 各是多少?

(2) 假定程序在一台主频为 50MHz 的计算机上运行,则优化前后的 MIPS 各是多少?

解:

优化后 A 类指令的条数减少了 50%,因而各类指令所占比例分别计算如下:

A 类指令: $25 / (25 + 20 + 20 + 10) = 33.3\%$ (1 分)

B 类指令: $20 / (25 + 20 + 20 + 10) = 26.7\%$ (1 分)

C 类指令: $20 / (25 + 20 + 20 + 10) = 26.7\%$ (1 分)

D 类指令: $10 / (25 + 20 + 20 + 10) = 13.3\%$ (1 分)

(1) 编译优化前后程序的 CPI 分别计算如下。

优化前: $50\% \times 1 + 20\% \times 2 + 20\% \times 2 + 10\% \times 1 = 1.4$ (2 分)

优化后: $33.3\% \times 1 + 26.7\% \times 2 + 26.7\% \times 2 + 13.3\% \times 1 = 1.53$ (2 分)

(2) 优化前后的 MIPS 分别计算如下。

优化前: $50M / 1.4 = 35.7MIPS$ (1 分)

优化后: $50M / 1.53 = 32.6MIPS$ (1 分)

(从 MIPS 来看,优化后程序执行速度反而变慢了。用 MIPS 进行性能估计不可靠的)

28. 某计算机按字节编址,其中已配有 0000~7FFFH 的 ROM 区,现在 16K*4 位的 RAM 芯片形成 32K*8 位的存储区,CPU 地址为 $A_{15} \sim A_0$ 。请回答下列问题:

(1) RAM 区的地址范围是什么?共需多少个 RAM 芯片?地址线中哪一位用来区分 ROM 和 RAM 区?

(2) 假定 CPU 地址线改为 24 根,地址范围 000000~007FFFH 为 ROM 区,剩下所有地址空间都用 16K*4 位的 RAM 芯片配置,则需要多少个 RAM 芯片?

解:

(1) RAM 区的地址范围: 8000~FFFFH, (2 分) 共需 RAM 芯片个数: $32K / 16K * (8 \text{ 位} / 4 \text{ 位}) = 4$

个, (3分) 地址线 A_{15} 用来区分 ROM 和 RAM 区。(1分)

(2) $(2^{24} \sim 2^{15}) / 2^{14} * (8 \text{ 位} / 4 \text{ 位}) = 2048 - 4 = 2044$ 个。(4分)

六、分析设计题:本大题共 2 小题, 每小题 10 分, 共 20 分。

29. 假设 $R[ax] = \text{FFFAH}$, $R[bx] = \text{FFFOH}$, 则执行 Intel 格式指令 “add ax, bx” 后, AX、BX 中的内容各是什么? 标志寄存器 CF、OF、ZF、SF 各是多少? 要求分别将操作数作为无符号整数和带符号整数来解释并验证指令执行结果。

答:

根据 Intel 指令格式规定 (注意: Intel 格式与 AT&T 格式不同, 目的操作数位置在左边) 可知, 指令 “add ax, bx” 的功能是 $R[ax] \leftarrow [ax] + R[bx]$ 。(2分) add 指令的执行在补码加减运算器中进行, 执行后其结果在 AX 中, 即 $R[ax] = \text{FFFAH} + \text{FFFOH} = \text{FFEAH}$, (2分) 而 BX 的内容不变, 即 $R[bx] = \text{FFFOH}$, 标志寄存器 $\text{CF} = 1$, $\text{SF} = 1$, $\text{OF} = 0$, $\text{ZF} = 0$ 。(2分)

若作为无符号整数来解释, 则根据 $\text{CF} = 1$, 可判断其结果溢出; (1分)

若作为带符号整数来解释, 则根据 $\text{OF} = 0$, 可判断其结果不溢出且和为 -22。(1分)

无符号整数加法运算结果验证如下: $R[ax] = \text{FFFAH}$, 真值为 65530, $R[bx] = \text{FFFOH}$, 真值为 65520, 结果为 $65530 + 65520 = 131050$ 。显然大于 16 位最大可表示的无符号整数 65535, 即结果溢出, 验证正确。(1分)

带符号整数加法运算结果验证如下: $R[ax] = \text{FFFAH}$, 真值为 $-110\text{B} = -6$, $R[bx] = \text{FFFOH}$, 真值为 $-1000\text{B} = -16$, 结果为 $-6 + (-16) = -22$ 。验证正确。(1分)

30. 假定 cache 采用全相联方式, 主存块大小为 64B, 按字节编址。cache 数据区大小为 1KB, 主存空间大小为 256KB。试回答下列问题:

(1) 主存地址如何划分?

(2) 说明 CPU 对主存单元 0240CH 的访问过程。

答:

(1) cache 数据区容量为 $1\text{KB} = 2^{10}\text{B} = 2^4 \text{ 行} * 64\text{B/行} = 16 \text{ 行} * 64\text{B/行}$ 。(1分)

主存地址空间为 $256\text{KB} = 2^{18}\text{B} = 2^{12} \text{ 块} * 2^6\text{B/块}$ 。(1分) 所以 18 位的主存地址划分为两个字段: 标记位数为 12, (1分) 块内地址位数为 6。(1分)

(2) 主存地址 0240CH 展开为二进制为 000010010000001100。访问 0240CH 单元的过程如下: 首先将高 12 位标记 000010010000 与每个 cache 行标记进行比较, 若有一个相等且有效位为 1, 则命中, 此时, CPU 根据块内地址 001100 从该行中取出信息; (3分) 若都不相等, 则不命中, 此时, 需要将 0240CH 单元所在主存第 000010010000 块, 即 144 块读出, 并装任意一个空闲 cache 行中, 置有效位为 1。置标记为 00001001。(3分)